サムスン電子、3D積層トランジスタ技術を公開

サムスン電子が米国の学術会議で、業界最小サイズの3次元（3D）積層電界効果トランジスタ（FET）の実現に成功した。研究チームは、トランジスタを垂直に積み重ねて集積度を高める構造を適用し、業界最小水準の42ナノメートル（nm）のゲート間隔を実現した。

今回の研究は、1000編を超える論文の中からベストペーパーに選ばれるほど高く評価された。この技術は、特に演算および制御機能を担うロジック半導体に応用された点で、大きな意味を持つ。

サムスン電子は、この技術を通じて電力効率を2倍、性能を最大100％まで向上させることができると見込んでいる。これは、より小さな面積で低電力でより多くの演算を処理できるため、次世代ロジック半導体の実現に適しているとの評価だ。