IBM, 칩 성능 높여 10년 더 발전시킬 기술 공개

IBM이 '무어의 법칙'을 10년 더 이어갈 새 칩 기술을 공개했습니다. '무어의 법칙'은 칩 부품(트랜지스터) 수가 약 2년마다 두 배 늘어 성능이 향상된다는 전망입니다. IBM의 새 기술은 칩 위에 더 많은 부품을 쌓아 올려 성능을 높이는 새로운 방법을 제시합니다. 과거 칩 제조사들은 부품 크기를 줄여 칩에 더 많이 넣었지만, 이제 그 한계에 다다르고 있습니다. IBM은 이러한 평면적인 방식을 넘어 부품들을 3차원처럼 쌓아 올리는 방식으로 이 문제를 해결하려 합니다.

IBM은 최근 발표한 0.7나노미터(nm) 프로토타입 칩을 통해 손톱 크기 면적에 약 1000억 개의 트랜지스터를 집적하는 데 성공했습니다. 이는 2021년 발표된 IBM의 이전 기술 대비 두 배의 집적도를 가집니다. 새로운 칩 아키텍처는 '나노스택(nanostack)'으로 불리며, 실리콘 칩 위에 트랜지스터를 수직 적층하는 구조를 갖습니다. IBM 연구소 소장 제이 갬베타는 기자회견에서 이번 기술이 '의미 있는 도약'이라고 말했습니다.

IBM은 이 새로운 접근 방식으로 제작된 칩이 동일 시간 동안 50% 더 많은 작업을 처리하고 최대 70% 에너지 효율을 개선했다고 밝혔습니다.

IBM 연구소 소장은 이번 기술이 '의미 있는 도약'이라고 평가하며, 향후 데이터 센터를 중심으로 널리 사용될 것으로 기대하고 있습니다.

이러한 수직 집적 방식은 IBM만이 추구하는 것은 아닙니다. 인텔, 삼성, TSMC 등 주요 칩 제조사들과 벨기에의 연구소 임렉(Imec)도 유사한 연구를 진행하고 있습니다. IBM의 이번 기술 개발은 트랜지스터 소형화의 한계를 극복하고 칩 성능 향상을 이어가기 위한 업계의 노력이 가속화되고 있음을 보여줍니다.